怎样设计一个无源晶振电路?

怎样设计一个无源晶振电路?

无源晶振电路设计方法建议如下:

(1)让晶振,外部电容器与IC之间的信号线尽可能保持最短。当非常低的电流通过晶振时,若线路太长,会造成更多电磁干扰对晶振的影响,同时寄生电容也会增加,影响晶振频率精度。

(2)需要特别注意晶振和地的走线。

(3)晶振位置尽可能要远离时钟线路和频繁切换的信号线。

(4)晶振尽可能要远离电源及电路板边缘。

晶振电路在电路板的设计

怎样设计一个无源晶振电路?

(晶诺威科技无源贴片晶振产品图片)

怎样设计一个无源晶振电路?

(1)总线信号都用电阻拉一下。之所以这样做的原因有很多,但并一定每个都需要,在上下拉电阻拉一个单纯的输入信号,电流也就几十微安以下。如果拉一个被驱动的信号,电流将会达到毫安级。如果对于数据和地址总线上的信号,都进行上拉,几瓦的功耗都将消耗在上面。

(2)CPU和FPGA不用的信号怎么处理

如果选择悬空,受外界一点点干扰,就可能成为反复震荡的输入信号。MOS器件的功耗基本取决于门电路的翻转次数。如果全部上拉,也会有微安级电流,所以最好设置成输出。

(3)存储芯片的片选信号接地

大部分存储器在片选有效时候的功耗是片选无效时候的100倍以上,所以最好使用CS来控制芯片,而不要一直接地。并且在满足要求的情况下,尽可能的缩短片选脉冲的宽度。

(4)关于信号过冲

大部分信号都是有过冲的,如果过冲不是很大,就不需要添加匹配电阻。如果和输出阻抗匹配上同样大小的电阻,将会导致电流大,提高了功耗,也会减小信号幅度,严重的时候将会导致不能使用。所以对于TTL、LVDS、422等信号,只要做到过冲可以接受即可。

(5)电源芯片功耗问题

电源芯片等一些小芯片,手册上写的功耗很小,但是加上负载之后就不一样了。在使用这些芯片的时候,需要注意所带的负载情况。

晶振的负载电容(CL))是指在电路中跨接晶体两端的总的外界有效电容。是指晶振要正常振荡所需要的电容。一般外接电容,是为了使晶振两端的等效电容等于或接近负载电容。要求高的场合还要考虑IC输入端的对地电容。应用时一般在给出负载电容值附近调整可以得到精确频率。此电容的大小主要影响负载谐振频率和等效负载谐振电阻。

晶振的负载电容CL=[(Cd*Cg)/(Cd+Cg)]+Cic+CS式中Cd、Cg为分别接在晶振的两个脚上和对地的电容,Cic(集成电路内部电容)+CS(PCB上杂散电容),当外界电容偏小时,其振荡频率正向偏移;而当它的外界电容偏大时,其振荡频率负向偏移。

调整方式:

若输出晶振频率产生偏移,可用频率计测出其振荡频率,将其与标称频率32.768KHz相比较。若测得频率大于32.768KHz,说明外界电容偏小。若测得频率小于32.768KHz,说明外接电容偏大。

如果实际的负载电容配置不当,第一会引起线路参考频率的误差。另外如在发射接收电路上会使晶振的振荡幅度下降(不在峰点),影响混频信号的信号强度与信噪。当波形出现削峰,畸变时,可增加负载电阻调整(几十K到几百K)。要稳定波形是并联一个1M左右的反馈电阻。

无源晶振(晶体谐振器)工作原理:

在石英水晶片的上下两面分别镀上电极,通过在两电极上加一定的电压,因为石英有压电效应,电压形成了,自然就会产生形变,从而给IC提供一个正弦波形。通过IC的内部整形和PLL电路后产生方波,然后输入给下级电路。有源晶振就是把频率部分和驱动PLL电路集成在IC外部,自成一体,直接输出方波供下级电路使用。

电话:0755-23068369