关于晶振制造对晶振品质的三个主要影响，晶诺威科技解释说明如下：

1、石英晶片

晶振的输出频率是由内部石英晶片以固有频率高频振荡而产生。石英晶片需要覆银（或金）形成电极面，并经由晶振内部电路，最终接入振荡电路。如果石英晶片镀银不良，就会造成晶振电气参数DLD不良，具体表现为高低温下频偏超差或因电阻跳变而停振等。

2、点胶

其次，从物理角度来看，导电胶的作用就是连接晶片的电极面与频率管脚之间的电路。导电胶中存在气泡或杂质，导电性能不良；点胶不均匀或胶水量不足，影响其稳定性和可靠性；导电胶的粘度和点胶参数不合适，导致在振动或冲击下性能不稳定。导电胶过多触壳，可能导致晶振内部短路，如：测试晶振的两个频率管脚时，发生一端有频率信号输出，而另一端因短路无输出问题。

3、气密性

最后，晶振为气密性封装频率器件，如果空气或水蒸气进入其内部，晶片电极的银就容易发生氧化。镀银层氧化变黑后，不但导电性能下降，造成电阻增加，导致晶振起振困难，镀银层一旦脱落，晶振就会停振。晶诺威科技产无源贴片晶振封装方式为滚边焊（SEAM），有效提升了晶振气密性，避免了因晶振漏气造成频率不稳定问题。

关于晶振电气参数DLD的解释：

FDLD = MaxFr – MinFr在给定的激励功率范围内，测量的最大串联谐振频率与最小串联谐振频率之间的差值。单位是PPM。FDLD 值越小，表明晶振在变化的激励功率下的频率稳定性越好。

RLD = Max R在给定的激励功率范围内，测量的最大电阻值。单位是Ω。较高的 RLD 值可能表明晶振在高驱动水平下的电阻变化较大，可能影响其性能和稳定性。

DLD2 = MaxR – MinR在给定的激励功率范围内，测量的最大谐振电阻与最小谐振电阻之间的差值。单位是Ω。DLD2 值越小，说明晶振的电阻稳定性越好。